CMOS 或非门

NOR 门中 PMOS 串联。由于空穴迁移率约为电子的一半，串联 PMOS 上拉能力较弱，为了平衡上升/下降时间需要把 PMOS 做得更宽，占用面积更大。因此 CMOS 设计中通常更偏好 NAND 结构。