半加器
由异或门和与门组成的半加器，验证两位二进制相加的和与进位。
本例分析：.tran 10e-03 100e-03 0e-03。网表已合并所需器件模型，可直接用 ngspice 运行（ngspice esim-half-adder.cir）。也可以下载 KiCad 原理图，在 KiCad 9 的「检查 › 仿真器」中直接运行。
本例使用 ngspice 的 XSPICE 数字/混合信号模型，LTspice 无法直接运行。
✓ 已用 ngspice 运行验证
半加器不考虑低位进位，是加法器的基本单元。
| 位号 | 元件值 / 型号 |
|---|---|
| R1 | 1k |
| R2 | 1k |
| U1 | adc_bridge_2 |
| U2 | dac_bridge_2 |
| U3 | plot_v1 |
| U4 | plot_v1 |
| U5 | plot_v1 |
| U6 | plot_v1 |
| v1 | DC |
| v2 | DC |
| X1 | half_adder |
共 11 个元件，取自 KiCad 原理图。
- KiCad 原理图
esim-half-adder.kicad_sch - SPICE 网表（ngspice）
esim-half-adder.cir - 原理图大图（SVG）
esim-half-adder.svg
来源：eSim · GPL-3.0 · 查看原始项目 ↗
电路示例来自 IIT Bombay FOSSEE 团队的 eSim 示例库，按 GNU GPL v3 授权；原理图由电子森林升级为 KiCad 9 格式，网表合并了原示例的模型文件，中文讲解为电子森林原创，以上修改同样按 GPL v3 发布。