电子森林EETree工具与电路 返回主站
在线工具 / 运放与模拟

迟滞比较器

单比较器/运放构成的施密特触发器(迟滞比较器):由 R1、R2、VREF 求上下门限,或由期望门限反算 R2/R1 与 VREF。

电路原理图

迟滞比较器 原理图
KiCad标准 KiCad 符号库绘制下载 .kicad_sch查看大图 ↗

输入参数

计算结果

点按结果可复制数值;支持输入 4.7k、100n、2u2 等工程写法

计算公式

同相:VTH = [VREF(R1+R2) − VOLR1] / R2
  VTL = [VREF(R1+R2) − VOHR1] / R2
  ΔV = (VOH − VOL)·R1/R2
反相:VTH = (VREFR2 + VOHR1)/(R1+R2)
  VTL = (VREFR2 + VOLR1)/(R1+R2)
  ΔV = (VOH − VOL)·R1/(R1+R2)

原理与说明

普通比较器在输入信号缓慢变化或带噪声时,会在阈值附近反复翻转(抖动)。通过 R2 引入正反馈,使阈值随输出状态改变:输出为高时阈值较低、输出为低时阈值较高(同相接法),从而形成两个门限,只有当输入越过回差 ΔV 时才翻转,抗噪能力大大增强。

设计要点

相关仿真案例

相关工具