锁相环倍频器

在锁相环反馈路径中插入 ÷N 分频器，环路会迫使 f_vco/N = f_in，即 f_vco = N·f_in。这就是频率合成器的原理：用一个稳定的低频参考（如晶振）产生高频、可编程的时钟。MCU 内部的 PLL 倍频、无线收发器的本振都采用这种方式。