R-2R 梯形 DAC
N 位 R-2R 梯形电阻 DAC：输入数字码（十进制/十六进制/二进制）计算输出电压、LSB、满量程和输出电阻，估算电阻公差造成的最坏 DNL 及所需电阻精度，可选运放缓冲或计算负载影响。
电路原理图
输入参数
计算结果
点按结果可复制数值；支持输入 4.7k、100n、2u2 等工程写法
计算公式
VOUT = VREF · D / 2N = VREF · (bN−1/2 + bN−2/4 + … + b0/2N)
1 LSB = VREF / 2N，满量程 = VREF(2N − 1)/2N
输出电阻 ROUT = R；带负载 VOUT,L = VOUT · RL/(RL + R)
DNLm = (wm − Σi<m wi)/LSB − 1（进位到第 m 位处）
原理与说明
R-2R 梯形网络只用 R 和 2R 两种阻值：从任一节点向 LSB 方向看进去的电阻都是 2R，因此每向 MSB 走一节，电流/电压权重正好减半，数字码的每一位按二进制权重叠加到输出。相比二进制加权电阻 DAC（需要 R、2R、4R…2N−1R），阻值范围小、易于匹配。
要点
- 电压模式（本图）：各位接 0 V 或 VREF，输出端电阻恒为 R，需要高阻负载或缓冲。
- 最大误差出现在中点进位（0111…1 → 1000…0），MSB 支路误差被放大约 2N−1 倍；8 位 DAC 要求约 0.1%–0.2% 的电阻匹配，10 位以上通常需要激光修调的电阻网络或专用 DAC 芯片。
- 用 MCU 的 GPIO 驱动时，VREF 就是 I/O 电源电压，其精度和纹波直接决定输出精度；GPIO 不同步翻转会产生毛刺（glitch），可在输出加 RC 低通。