闪速 ADC 电阻梯
N 位闪速（并行）ADC：2N 个电阻组成的参考电阻梯为 2N−1 个比较器提供阈值。计算各比较器阈值（可选 ½ LSB 偏移）、LSB、电阻梯电流与功耗，并给出任意输入电压的温度计码与输出码。
电路原理图
输入参数
计算结果
点按结果可复制数值；支持输入 4.7k、100n、2u2 等工程写法
计算公式
比较器数 = 2N − 1，电阻数 = 2N，LSB = VREF / 2N
阈值：Vk = k · LSB（k = 1 … 2N−1）
½ LSB 偏移：Vk = (k − ½) · LSB（最下电阻 R/2，最上电阻 3R/2）
Iladder = VREF / (2N·R)，P = VREF² / (2N·R)
原理与说明
闪速（Flash）ADC 是速度最快的 ADC 结构：输入同时送到 2N−1 个比较器，每个比较器与电阻梯上的一个参考电压比较，一次比较即得到结果。低于输入的阈值对应的比较器全部输出 1，形成"温度计码"，再由优先编码器转成 N 位二进制码。
特点
- 转换只需一个比较器延迟 + 编码延迟，可达 GS/s，常用于示波器、雷达、高速 SerDes 以及其他 ADC（如流水线 ADC）的子级。
- 代价是比较器数量随位数指数增长：8 位要 255 个比较器，因此 Flash ADC 一般 ≤ 8 位。
- 电阻相等时阈值在 k·LSB，量化为截断（0 ~ +1 LSB 误差）；把最下电阻改为 R/2、最上为 3R/2，阈值移到 (k−½)·LSB，误差变为 ±½ LSB（"中点"量化）。
原理图以 3 位为例（7 个比较器，用 LM358 运放示意，实际应选高速比较器）；实时仿真中输入为 0→VREF 三角波，可观察 T1…T7 依次翻转。